TTL門電路是一種集成電路，通過使用雙極性晶體管組合來做到具有驅(qū)動能力的邏輯輸出。TTL電路最重要的特性是門的輸入在未連接時將為邏輯高電平。
在硬件電路中，會用到邏輯門這樣的數(shù)字器件，對于這樣的數(shù)字器件，從內(nèi)部工藝結(jié)構來份的話主要有兩個大的分支：一個是晶體管構成的，另一個是場效應管構成的。而晶體管構成的門電路，被稱為TTL門電路。
TTL門電路也分很多種，比如說非門、與非門、或非門、與或非門以及OC輸出的與非門。雖然種類多，但是基本的工作原理都是類似的。以常用的與非門電路為例對其工作原理進行介紹。
圖1 非門的TTL電路
從圖1中可以看出非門電路是由Q1輸入級、Q2中間級以及Q3、Q4輸出級組成。
1、輸入級：Q1從結(jié)構上把它看成由二極管構成的，兩個二極管的P結(jié)背靠背，N結(jié)分別連接輸入和Q2的基極。
2、中間級：由三極管Q2和電阻R2、R4組成。在電路的開通過程中利用Q2的放大作用，為輸出管Q3和Q4提供較大的基極電流，加速了輸出管的導通。所以，中間級的作用是提高輸出管的開通速度，改善電路的性能。
3、輸出級：由三極管Q3、Q4、二極管D1和電阻R3組成。從圖中可以看出，輸出級由三極管Q4實現(xiàn)邏輯非的運算。但在輸出級電路中用三極管Q3、二極管D1和R3組成的有源負載來使輸出級具有較強的負載能力。其中D1可以起到三極管be反向擊穿的保護作用。
1、當輸入端Input為邏輯低電平時，電流流經(jīng)R1至Input，Q1晶體管導通，此時Vb(Q2)的電壓小于Vbe導通電壓0.7V，Q2晶體管截止。此時由于R2與R4的存在，使Q3導通、Q4截止，在Out上輸出高電平。由圖1中輸出結(jié)構可知，此時輸出高電平電壓將為：Vout = Vcc - Vce -Vd1 ≈ Vcc-1V。
2、當輸入端Input為邏輯高電平時，Q1晶體管截止，此時電流流經(jīng)R1和Q1的PN結(jié)，流向Q2的基極，Q2晶體管導通。此時Q4導通，Q3的基極電壓約為1V，而Q3的導通電壓需要Vb3約為1.7V，Q3將不導通，則在Out上輸出低電平。由圖1中輸出結(jié)構可知，此時輸出低電平電壓將為：Vout ≤ 0.4V。
TTL的多路與輸入可以由圖1簡化而來，由于作為邏輯輸入通常不需要很大的功率，可以去掉功率部分，只保留邏輯部分，如圖二所示。
圖2 2路TTL輸入
在下圖所示的電路中，陰影部分表示圖騰柱輸出。三極管Q 3、Q 4、二極管D1和限流電阻R 3構成TTL的圖騰柱輸出結(jié)構，可以為外部設備提供較強的供電能力。
圖3 圖騰柱輸出電路
TTL邏輯的開漏輸出電路如下圖所示。在此配置中，取消了晶體管 Q 3、D1和上拉電阻。取而代之的是外部上拉電阻R3以確保正常運行，如圖所示。
圖4 開漏型TTL輸出
三態(tài)門輸出電路結(jié)構如下圖所示，其輸出具有三種輸出狀態(tài)：高、低和高阻。
當OE使能為低電平時，Q3、Q4都處于關閉狀態(tài)，此時的輸出端呈現(xiàn)高阻態(tài)，輸出狀態(tài)浮空。當OE使能為高電平時，輸出的狀態(tài)由輸入決定。
圖5 三態(tài)門輸出電路
今天的分享就到這里啦，EBYTE每一天都致力于更好的助力物聯(lián)化、智能化、自動化的發(fā)展，提升資源利用率，更多產(chǎn)品更多資料，感興趣的小伙伴可以登錄我們的億佰特官網(wǎng)和企業(yè)公眾號（微信號：cdebyte）進行了解，也可以直接撥打400電話咨詢技術專員！
